Proposta de uma infraestrutura de geração e avaliação para redes intrachip Hermes-G

Abstract

Advances related to integrated circuit manufactring technologies push the complexity and the number of functionalities in electronic products. The literature points out that in 2015 behavioral design will demand 50% of the whole design effort, what indicates a major need for developing circuit design automation tools. Besides that, the design of current circuits employs the synchronous design paradigm prioritarily. However this design paradigma jointly with the increase of complexity imposes relevant restriction with regard to energy consumption and power dissipation design constraints. This works presents an alternative to some of the cited problems, proposing an environment for the generation and evaluation of intrachip networks. These networks allow interconnect processing modules operating at different operating frequencies, as well as help to guarantee the fulfillment of temporal restrictions temporais imposed by the traffic requirements of such modules. During the network generation step, the proposed environment allows selecting the network characteristiscs at design time, including individual router operating frequencies. Besides network generation, the environment also enables evaluating temporal contraints for several distinct traffic models, supporting the parameterized generation of traffic to exercise the network. This characteristic offer new alternatives to reduce the design effort of intrachip network for electronic systems still in the early phases of system specification. This occurs because the environment enables the visualization of the network behavior, demonstrating if this fulfills or not the expected requirements for some give traffic scenario.

Os avanços relacionados à tecnologia de fabricação de circuitos integrados impulsionam a complexidade e o número de funcionalidades dos produtos eletrônicos. A literatura aponta que até 2015 tarefas do nível comportamental ocuparão cerca de 50% do esforço de projeto, o que reforça a necessidade do desenvolvimento de ferramentas de automação e geração automática de circuitos. Além disso, o projeto de circuitos atuais faz uso prioritariamente do paradigma de projeto síncrono, que associado ao crescimento da complexidade dos mesmos impõe restrições importantes com relação ao consumo de energia e à dissipação de potência. Este trabalho apresenta uma solução alternativa a alguns dos problemas citados, pela proposta de um ambiente de geração e avaliação de redes intrachip. Tais redes permitem, além de conectar módulos de processamento que operem em diferentes frequências, ajudar a garantir o atendimento de restrições temporais impostas pelos requisitos de tráfego destes módulos. Durante a geração da rede, o ambiente permite em tempo de projetos selecionar características da mesma, tais como as frequências de operação dos roteadores, de forma individualizada. Além da geração da rede, o ambiente ainda habilita avaliar restrições temporais de diferentes modelos de tráfegos, dando suporte à geração parametrizada de tráfego para exercitar a rede. Esta característica oferece alternativas para reduzir o esforço do projeto dos sistemas eletrônicos ainda nas fases de especificação de requisitos do sistema. Isto ocorre por que o ambiente facilita a visualização do comportamento de um modelo de rede, demonstrando se o mesmo atende ou não a requisitos esperados para um cenário de tráfego.