Please use this identifier to cite or link to this item: https://hdl.handle.net/10923/7677
Full metadata record
DC FieldValueLanguage
dc.contributor.advisorBolzani, Leticia Maria Veiras
dc.contributor.authorCopetti, Thiago Santos
dc.date.accessioned2015-11-13T01:05:21Z-
dc.date.available2015-11-13T01:05:21Z-
dc.date.issued2015pt_BR
dc.identifier.urihttp://hdl.handle.net/10923/7677-
dc.description.abstractAvanços na tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) permitiram a miniaturização de componentes eletrônicos o que, por sua vez, trouxe consigo uma série de benefícios, tais como o aumento na densidade e na frequência de operação de Circuitos Integrados (CIs). Entretanto, apesar dos benefícios, a redução no tamanho dos transistores gerou uma série de desafios ao projeto de CIs. Dentre eles pode-se citar o envelhecimento dos CIs devido ao fenômeno do Negative Bias Temperature Instability (NBTI). Esse fenômeno degrada os transistores do tipo PMOS quando os mesmos são submetidos à elevadas temperaturas associadas fundamentalmente à funcionalidade dos CIs. Neste contexto, este trabalho propõe uma metodologia baseada em hardware capaz de monitorar níveis de envelhecimento ao longo da vida útil do CI, bem como uma forma de minimizar esses efeitos através do ajuste da tensão de alimentação CI. Em outras palavras a metodologia proposta visa aumentar a robustez de CIs utilizados em aplicações consideradas críticas.pt_BR
dc.description.abstractAdvances in CMOS (Complementary Metal-Oxide-Semiconductor) allowed the miniaturization of electronic components which, in turn, caused a number of benefits, such as increased density and operating frequency of integrated circuits (ICs). However, despite the benefits, the transistors size reduction generated several challenges to IC design. Among them we can mention the aging of ICs due to of Negative Bias Temperature Instability (NBTI) phenomenon. This phenomenon degrades PMOS transistors when they are exposed to high temperatures, fundamentally associated with the ICs workload. In this context, this thesis proposes a hardware-based methodology able to monitor levels of aging over the IC life time, as well as able to minimize these effects by the IC supply voltage adjustment. In other words, the proposed methodology aims to increase the robustness of ICs used in critical applications.en_US
dc.language.isoPortuguêspt_BR
dc.publisherPontifícia Universidade Católica do Rio Grande do Sulpt_BR
dc.rightsopenAccessen_US
dc.subjectENGENHARIA ELÉTRICApt_BR
dc.subjectMICROELETRÔNICApt_BR
dc.subjectCIRCUITOS INTEGRADOSpt_BR
dc.subjectTRANSISTORESpt_BR
dc.subjectHARDWAREpt_BR
dc.titleMetodologia baseada em hardware para o desenvolvimento de circuitos integrados tolerantes ao fenômeno de NBTIpt_BR
dc.typemasterThesispt_BR
dc.degree.grantorPontifícia Universidade Católica do Rio Grande do Sulpt_BR
dc.degree.departmentFaculdade de Engenhariapt_BR
dc.degree.programPrograma de Pós-Graduação em Engenharia Elétricapt_BR
dc.degree.levelMestradopt_BR
dc.degree.date2015pt_BR
dc.publisher.placePorto Alegrept_BR
Appears in Collections:Dissertação e Tese

Files in This Item:
File Description SizeFormat 
000476054-Texto+Completo-0.pdfTexto Completo3,25 MBAdobe PDFOpen
View


All Items in PUCRS Repository are protected by copyright, with all rights reserved, and are licensed under a Creative Commons Attribution-NonCommercial 4.0 International License. Read more.