Skip navigation
Página inicial
Percorrer
Comunidades y
Colecciones
Vea ítems por:
Fecha de Publicación
Autor
Título
Assunto
Sobre
Sobre el Repositorio Institucional
Políticas de uso
FAQs (Preguntas Frecuentes)
Créditos
Estadísticas de Acceso
Registrarse para:
Mi Repositorio
Recibir actualizaciones
por correo
Editar perfil
Repositório PUCRS
Búsqueda
Búsqueda
Todo el Repositorio
PUBLICAÇÕES CIENTÍFICAS
Apresentação em Evento
por
Filtros actuales:
Título
Autor
Tema
Fecha de sumisión
Igual
Contiene
ID
Diferente
No Contiene
No ID
Título
Autor
Tema
Fecha de sumisión
Igual
Contiene
ID
Diferente
No Contiene
No ID
Título
Autor
Tema
Fecha de sumisión
Igual
Contiene
ID
Diferente
No Contiene
No ID
Comenzar una nueva búsqueda
Añadir filtros:
Use filtros para refinar los resultados de búsqueda.
Título
Autor
Tema
Fecha de sumisión
Igual
Contiene
ID
Diferente
No Contiene
No ID
Resultados 1-4 de 4 (Tiempo de búsqueda: 0.001 Segundos).
Anterior
1
Siguiente
Impacto del ítem:
Fecha de Publicación
Título
Autor(s)
2012
HardNoC: A Platform to Validate Networks on Chip through FPGA Prototyping
Guilherme Heck
;
Ricardo Guazzelli
;
Fernando Gehm Moraes
;
Ney Laert Vilar Calazans
;
Rafael Soares
2015
Analysis and Optimization of Programmable Delay Elements for 2-Phase Bundled-Data Circuits
Guilherme Heck
;
Leandro Sehnem Heck
;
Ajay Singhvi
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
;
Peter Anthony Beerel
2014
Hardening QDI Circuits Against Transient Faults Using Delay-Insensitive Maxterm Synthesis
Matheus Trevisan Moreira
;
Ricardo Aquino Guazzelli
;
Guilherme Heck
;
Ney Laert Vilar Calazans
2014
Schmitt Trigger on Output Inverters of NCL Gates for Soft Error Hardening: is it Enough?
Ricardo Aquino Guazzelli
;
Guilherme Heck
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
Descubrimiento
Autor
3
Matheus Trevisan Moreira
2
Ricardo Aquino Guazzelli
1
Ajay Singhvi
1
Fernando Gehm Moraes
1
Leandro Sehnem Heck
1
Peter Anthony Beerel
1
Rafael Soares
1
Ricardo Guazzelli
Tema
2
Asynchronous Circuits
1
Delay Element
1
Delay Insensitive Maxterm Synthesis
1
FPGA
1
Hardening
1
NOC - Redes Intra-chip
1
Null Convention Logic
1
Prototipação
1
Quasi-Delay Insensitive Circuits
1
Return-to-one
.
siguiente ►
Fecha de sumisión
1
2015
2
2014
1
2012