| Resumen: | O aumento no número de núcleos presentes em Sistemas Integrados em Chip tem proporcionado o projeto de circuitos com especificações cada vez mais agressivas. Arquiteturas de interconexão eficientes tais como as redes intrachip são fundamentais para a viabilidade destes projetos. Entretanto, medir e comparar o desempenho destas redesainda é uma tarefa desafiadora, resultado: (i) da complexidade imposta pela abundância de opções disponíveis no espaço de projeto destas redes; (ii) da atual não adoção de uma mesma plataforma de avaliação para a comparação de diferentes propostas de redes; (iii) e do fato de o tráfego de rede exercer uma influência muito maior do que qualquer característica de projeto no desempenho destas. Este trabalho tem como principal objetivo estratégico a avaliação e comparação de diferentes arquiteturas de redes intrachip através de uma plataforma de avaliação unificada. Adota-se Nocbench, uma plataforma recente, já validada em alguns contextos e proposta como um padrão para a avaliação de redes intrachip.O método de avaliação empregado baseia-se na simulação de redes e utiliza como entrada modelos de tráfego e de computação descritos sob a forma de traces, ambos extraídos de aplicações reais. As principais contribuições do trabalho residem: (i) na proposta de diversas melhorias para a plataforma escolhida; (ii) no desenvolvimento de módulos para a integração das redes Hermes HS, Hermes OO, Hermes TB, Hermes VC e YeaHdo grupo de pesquisa do Autor à plataforma em questão; (iii) no aprimoramento do processo de avaliação de desempenho da plataforma, através da inclusão de métricas comumente utilizadas para comparar redes intrachip, incluindo: latência, vazãoe jitter. Um conjunto de experimentos valida as contribuições e demonstra o uso da plataforma Nocbench como uma ferramenta útil na comparação de redes intrachip de origens diversas.
The increase in the number of cores available in Systems on a Chip has enabled the design of circuits with increasingly aggressive specifications. Efficient interconnection architectures such as intrachip networks are critical to the viability of these projects. However, measuring and comparing performanceof these networks for a given system is still a challenging task, which results from: (i) the complexity imposed by the abundance of available options in the design space of these networks; (ii) the current non-adoption of a unique evaluation platform to compare different networks proposals; (iii) the fact that the network traffic has a greater influence on the performance of such networks than any other design characteristic. This work has as main strategic goal the evaluation and comparison of different intrachip network architectures through the use of a unified evaluation platform. It adopts Nocbench, a recent platform, already validated in some contexts and proposed as a standard for the evaluation of intrachip networks.The employed evaluation method is based on the simulation of networks and uses as input traffic and computation models described in the form of traces, both extracted from real application. The main contributions of this work reside in: (i) the proposal of several enhancements to the chosen platform; (ii) the development of modules added to integrate the networks Hermes HS,Hermes OO, Hermes TB, Hermes VC, and YeaH from the author´s research group to the platform; (iii) the enhancement of the platform performance evaluation process, through the inclusion of metrics usually employed to compare intrachip networks, including: latency, throughput and jitter. A set of experiments validates the contributions and demonstrate the use the Nocbench platform as a useful tool in the comparison of intrachip networks of diverse origins. |
