| Resumen: | Nowadays, electronic systems (System-on-Chip -SoC) are becoming more and morepopular, with reduced costs and high performance. For this reason, it is mandatory that such systems become more reliable and robust than ever. Most of the SOCs currently adopted make use of the asynchronous paradigm, which is based on a global clock signal to synchronize the whole system. However, this architecture presents serious problems related to the electromagnetic compatibility (EMC), namely, high electromagnetic emission level and reduced susceptibility. In this context, asynchronous circuits represent an interesting altemative, capable to solve or at least minimize the above mentioned problems. Such condition is observed because asynchronous circuits tend to become intrinsically more robust to electromagnetic interference. The most important drawback of asynchronous circuits is that designers are not prepared for this change of paradigm as well to the lack of CAD tools to develop this type of circuit. In this scenario, the present work proposes a new methodology to increase the robustness of asynchronous circuits when exposed to electromagnetic interference (EMI). This goal is attained by increasing progressively the delay ofthe controllogic of the handshaking circuits between stages of an asynchronous pipeline circuit. This work concludes by presenting experiments aiming to validate the proposal. In these experiments, conducted electromagnetic interference is applied to the power supply lines of different versions of the circuit adopted as the case-study. Such noise is generated according to the intemational standard IEC 61000-4-29, which defines roles for generating voltage dips, short interruptions and voltage variations on the DC power port of electronic systems and integrated circuits.
Atualmente, sistemas eletrônicos embarcados (System-on-Chip -SoC) são cada vez mais populares, com custos cada vez menores e performance cada vez mais elevada usados em aplicações críticas. Por esta razão, é necessário que estes sistemas sejam extremamente confiáveis e robustos. Observa-se que a grande maioria dos SoCs utilizados atualmente faz uso do paradigma síncrono, o qual se baseia em um sinal de relógio global para sincronizar todo o circuito. Porém, é importante salientar que essa arquitetura apresenta sérios problemas relacionados à compatibilidade eletromagnética(Electromagnetic Compatibility - EMC), tanto no que tange à emissão quanto à susceptibilidade. Neste contexto, circuitos assíncronos representam uma alternativa extremamente viável capaz de aminizar e até mesmo solucionar tais problemas de EMC, pois circuitos assíncronos tendem intrinsecamente a serem mais robustos ao ruído magnético. A grande dificuldade frente ao paradigma assíncrono esta fundamentada ao fato de que projetistas não estão preparados para essa mudança de paradigma bem como uma carência de ferramentas de CAD voltadas para o desenvolvimento deste tipo de circuito no mercado. Assim, esta dissertação de mestrado visa propor uma metodologia de projeto de circuitos assíncronos que correlacione o tipo de ruído eletromagnético existente no meio onde o circuito será operado com a confiabilidade esperada para o mesmo. Basicamente, este objetivo é alcançado através do aumento progressivo dos atrasos da lógica de controle dos circuitos de hamdshaking entre estágios de um circuito pipeline assíncronos. Ao final, este trabalho apresenta resultados de experimentos práticos realizados para validar a metodologia proposta através da injeção de ruído conduzido nas linhas de alimentação (Power Supply Disturbances - PSD) de diferentes versões do circuitos assíncrono adotado como estudo-de-caso. Os experimentos práticos foram realizados de acordo com o Standard internacional IEC 61. 00-4-29, que define parâmetros para a geração de ruído nas linhas de alimentação de circuitos e sistemas eletrônicos integrados. |
