Skip navigation
Página Inicial
Percorrer
Comunidades e
Coleções
Explorar itens por:
Data de publicação
Autor
Título
Assunto
Sobre
Sobre o Repositório Institucional
Políticas de Uso
FAQs (Perguntas Frequentes)
Créditos
Estatísticas de Acesso
Entrar em:
Página Pessoal
Receber atualizações
por e-mail
Editar Perfil
Repositório PUCRS
Busca
Busca:
Todo o Repositório
PUBLICAÇÕES CIENTÍFICAS
Apresentação em Evento
por
Filtros atuais:
Título
Autor
Assunto
Data de submissão
Igual
Contém
ID
Diferente
Não Contém
Não ID
Título
Autor
Assunto
Data de submissão
Igual
Contém
ID
Diferente
Não Contém
Não ID
Iniciar uma nova busca
Adicionar filtros:
Use filtros para refinar os resultados da pesquisa.
Título
Autor
Assunto
Data de submissão
Igual
Contém
ID
Diferente
Não Contém
Não ID
Resultados 21-30 de 53 (Tempo de busca: 0.002 Segundos).
anterior
1
2
3
4
5
6
próximo
Resultados em Itens:
Data de publicação
Título
Autor(es)
2013
Design of NCL Gates with the ASCEnD Flow
Matheus Trevisan Moreira
;
Carlos Henrique Menezes Oliveira
;
Ricardo Cademartori Porto
;
Ney Laert Vilar Calazans
2014
Quasi-Delay-Insensitive Return-to-One Design
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
2015
Tradeoffs Between RTO and RTZ in WCHB QDI Asynchronous Design
Matheus Trevisan Moreira
;
Julian José Hilgemberg Pontes
;
Ney Laert Vilar Calazans
2014
Automated Synthesis of Cell Libraries for Asynchronous Circuits
Matheus Trevisan Moreira
;
Michel Evandro Arendt
;
Adriel Ziesemer Jr.
;
Ricardo Augusto da Luz Reis
;
Ney Laert Vilar Calazans
2015
SDDS-NCL Design: Analysis of Supply Voltage Scaling
Ricardo Aquino Guazzelli
;
Fernando Gehm Moraes
;
Ney Laert Vilar Calazans
;
Matheus Trevisan Moreira
2014
Hardening QDI Circuits Against Transient Faults Using Delay-Insensitive Maxterm Synthesis
Matheus Trevisan Moreira
;
Ricardo Aquino Guazzelli
;
Guilherme Heck
;
Ney Laert Vilar Calazans
2015
TDTB Error Detecting Latches: Timing Violation Sensitivity Analysis and Optimization
Matheus Trevisan Moreira
;
Dylan Hand
;
Peter Anthony Beerel
;
Ney Laert Vilar Calazans
2013
A Flexible Soft IP Core for Standard Implementations of Elliptic Curve Cryptography in Hardware
Bruno Fin Ferreira
;
Ney Laert Vilar Calazans
2014
Automatic Layout Synthesis with ASTRAN Applied to Asynchronous Cells
Adriel Ziesemer Jr.
;
Ricardo Augusto da Luz Reis
;
Matheus Trevisan Moreira
;
Michel Evandro Arendt
;
Ney Laert Vilar Calazans
2013
ASCEnD: A Standard Cell Library for Semi-Custom Asynchronous Design
Matheus Trevisan Moreira
;
Carlos Henrique Menezes Oliveira
;
Ney Laert Vilar Calazans
Descoberta
Autor
29
Matheus Trevisan Moreira
9
Fernando Gehm Moraes
7
Peter Anthony Beerel
7
Ricardo Aquino Guazzelli
5
Carlos Henrique Menezes Oliveira
5
Matheus Moreira
4
César Augusto Missio Marcon
4
Guilherme Heck
4
Matheus Gibiluka
4
Michel Evandro Arendt
.
próximo ►
Assunto
24
Asynchronous Circuits
7
asynchronous design
7
Null Convention Logic
5
C-element
5
NCL
5
QDI
5
Quasi-Delay Insensitive Circuits
5
Standard Cell
5
Standard Cell Library
4
Low Power
.
próximo ►
Data de submissão
3
2019
4
2017
3
2016
9
2015
9
2014
11
2013
10
2012
4
2011