Utilize este identificador para citar ou criar um atalho para este documento: http://hdl.handle.net/10923/3164
Registro Completo de Metadados
Campo DCValorIdioma
dc.contributor.advisorVargas, Fabian Luisen_US
dc.contributor.authorCristofoli, Luís Fernando Stiborskien_US
dc.date.accessioned2013-08-07T18:53:11Z-
dc.date.available2013-08-07T18:53:11Z-
dc.date.issued2009pt_BR
dc.identifier.urihttp://hdl.handle.net/10923/3164-
dc.description.abstractNowadays, the major part of electronic devices uses synchronous circuits controlled by a global clock signal. This signal establishes the exact moment the data should be captured by the registers synchronizing the system's operations. Meanwhile, this type of circuits can cause a series of problems as for example, very high noise sensibility and electromagnetic emission degree that can a ect peripheral circuits. In this context, asynchronous circuits have been proposed as an interesting alternative able to provide circuits intrinsically more robust to noise. Though, asynchronous circuits are not used in large scale, due to their high design's complexity and furthermore to the lack of CAD tools able to deal with all design's steps and involves changing most of the designers' mentality. The proposed work aims at comparing the reliability of synchronous and asynchronous systems generated according to the desynchronization approach proposed in 2004. This technique represents a simple solution able to develop asynchronous circuits based on the synchronous circuit's design ow. It is important to note that the proposed approach can be implemented using commercial CAD tools. Finally, in order to evaluate the technique proposed in this work, various fault injection campaigns have been performed applying irradiated and conduced electromagnetic interference (EMI) according to IEC 62. 132-2 and IEC 61. 004-29 norms, respectively. Indeed, a test platform has been developed by the SiSC Laboratory of the Catholic University of Rio Grande do Sul. This platform is composed of a 6-layers SMD board containing several FPGAs and control logic, two di erent versions of the DLX microprocessor mapped on a FPGA and an application software loaded into the BRAM memory. The analysis of the obtained results demonstrates that the proposed technique is able to e ciently generate asynchronous circuits that are certainly more robust and reliable when exposed to EMI than the synchronous ones.en_US
dc.description.abstractAtualmente, grande parte dos equipamentos eletrônicos utilizam circuitos síncronos que são controlados por um sinal de relógio (clock ) global. Este sinal estabelece o exato momento em que os registradores devem capturar os dados e assim, sincroniza as operações do sistema. Contudo, este tipo de circuito pode apresentar uma série de problemas como, por exemplo, grande sensibilidade ao ruído, além de apresentar altos índices de emissão eletromagnética e por conseguinte, afetar outros circuitos vizinhos com este tipo de ruído. Neste contexto, os circuitos assíncronos surgem como uma alternativa extremamente viável e interessante no que diz respeito ao projeto de sistemas intrinsicamente mais robustos ao ruído. Entretanto, o uso de circuitos assíncronos em larga escala é nitidamente limitado pela maior complexidade de projeto e principalmente pela inexistência de ferramentas CAD capazes de darem suporte a todas as fases de desenvolvimento dos mesmos e a necessidade de mudança de paradigmas por parte dos projetistas. Assim, o presente trabalho tem como principal objetivo comparar sistemas síncronos com assíncronos gerados a partir de uma dada técnica de dessincronização de forma a estabelecer a robustez associada a cada um dos circuitos. Esta técnica de dessincronização, desenvolvida em 2004 representa uma grande referência na área de projeto de circuitos assíncronos. Ela é baseada no uxo de projeto de circuitos síncronos e representa uma solução bastante simples, capaz de gerar circuitos assíncronos a partir de descrições síncronas. Além disso, esta técnica pode ser implementada através do uso de ferramentas de CAD convencionais já existentes no mercado. Finalmente, para validar a técnica de dessincronização acima mencionada, foram realizados vários experimentos de injeção de falhas através do uso de interferência eletromagn ética (EMI) irradiada e conduzida de acordo com as normas IEC 62. 132-2 e IEC 61. 004-29. A plataforma de ensaios utilizada foi projetada e desenvolvida pela equipe do Laboratório SiSC (Sistemas, Sinais e Computação) da PUCRS. Sobre esta plataforma, uma placa SMD com seis camadas contendo vários FPGAs e lógica de controle, duas versões distintas do processador (softcore) DLX foram mapeadas em FPGA e o programa aplicativo carregado em memória BRAM. A análise dos resultados obtidos durante os experimentos de injeção de falhas indica que a técnica proposta é capaz de gerar e cientemente circuitos assíncronos e que estes, quando expostos a EMI, são sem dúvida mais robustos do que os circuitos síncronos.pt_BR
dc.language.isoPortuguêspt_BR
dc.publisherPontifícia Universidade Católica do Rio Grande do Sulpt_BR
dc.subjectENGENHARIA ELÉTRICApt_BR
dc.subjectENGENHARIA ELETRÔNICApt_BR
dc.subjectCIRCUITOS ASSÍNCRONOSpt_BR
dc.subjectELETROMAGNETISMOpt_BR
dc.titleAnálise da robustez dos circuitos assíncronos em ambiente de interferência eletromagnéticapt_BR
dc.typemasterThesispt_BR
dc.degree.grantorPontifícia Universidade Católica do Rio Grande do Sulpt_BR
dc.degree.departmentFaculdade de Engenhariapt_BR
dc.degree.programPrograma de Pós-Graduação em Engenharia Elétricapt_BR
dc.degree.levelMestradopt_BR
dc.degree.date2009pt_BR
dc.publisher.placePorto Alegrept_BR
Aparece nas Coleções:Dissertação e Tese

Arquivos neste item:
Arquivo Descrição TamanhoFormato 
000412872-Texto+Completo-0.pdfTexto Completo5,69 MBAdobe PDFAbrir
Exibir


Todos os itens no Repositório da PUCRS estão protegidos por copyright, com todos os direitos reservados, e estão licenciados com uma Licença Creative Commons - Atribuição-NãoComercial 4.0 Internacional. Saiba mais.