Skip navigation
Página Inicial
Percorrer
Comunidades e
Coleções
Explorar itens por:
Data de publicação
Autor
Título
Assunto
Sobre
Sobre o Repositório Institucional
Políticas de Uso
FAQs (Perguntas Frequentes)
Créditos
Estatísticas de Acesso
Entrar em:
Página Pessoal
Receber atualizações
por e-mail
Editar Perfil
Repositório PUCRS
Percorrendo por Autor Calazans, Ney Laert Vilar
Ir para:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
ou digite as primeiras letras:
Classificar por:
Título
Data de publicação
Data de submissão
Em ordem:
Ascendente
Descendente
Resultados/Página
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
Autores/Registro:
Todos
1
3
5
10
15
20
25
30
35
40
45
50
Mostrando regs. 1 a 20 de 21
próximo ►
Data de publicação
Título
Autor(es)
2016
Analysis of voltage scaling effects in the design of resilient circuits
Gibiluka, Matheus
2009
Uma API de comunicação para aceleração por hardware de simuladores moleculares
Sartin, Maicon Aparecido
2010
Arquitetura GALS pipeline para criptografia robusta a ataques DPA e DEMA
Soares, Rafael Iankowski
2016
Asynchronous circuits: innovations in components, cell libraries and design templates
Moreira, Matheus Trevisan
2014
Avaliação sistemática de redes intrachip
Schneider, William
2012
Contributions to the design and prototyping of GALS and asynchronous systems
Moreira, Matheus Trevisan
2014
Elliptic curve cryptography in hardware for secure systems: a multi-use reconfigurable soft IP
Ferreira, Bruno Fin
2010
Uma exploração do espaço de projeto de processadores com hardware de ponto flutuante em FPGAS
Rodolfo, Taciano Ares
2010
Mapeamento e adaptação de rotas de comunicação em redes em chip
Moreno, Edson Ifarraguirre
2009
Modelagem abstrata para o Hardware de MPSOCS
Petry, Carlos Alberto
2013
Modelagem e projeto de um gerador de relógio local baseado em DCO para MPSoCs GALS
Heck, Leandro Sehnem
2008
Modelagem e validação de redes intrachip através de síntese comportamental
Disconzi, Rosana Perazzolo
2012
Um MPSOC GALS baseado em rede intrachip com geração local de relógio
Heck, Guilherme
2010
PMEMD-HW: simulação por dinâmica molecular usando hardware reconfigurável
Mohr, Adilson Arthur
2008
Projeto e prototipação de interfaces e redes intrachip não-síncronas em FGPAs
Pontes, Julian José Hilgemberg
2012
Proposta de uma infraestrutura de geração e avaliação para redes intrachip Hermes-G
Schemmer, Raffael Bottoli
2022
PUC-RS5: A RISC-V processor core for embedded uses
Nunes, Willian Analdo
2019
Pulsar: towards a synthesis flow for QDI circuits
Sartori, Marcos Luiggi Lemos
2012
Soft error mitigation in asynchronous networks on chip
Pontes, Julian José Hilgemberg
2018
The impact of voltage scaling over delay elements with focus on post-silicon tests
Heck, Guilherme