1. Repositório PUCRS
  2. PUBLICAÇÕES CIENTÍFICAS
  3. Apresentação em Evento
Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/10923/13492
Tipo: conferenceObject
Título: HardNoC: A Platform to Validate Networks on Chip through FPGA Prototyping
Autor(es): Guilherme Heck
Ricardo Guazzelli
Fernando Gehm Moraes
Ney Laert Vilar Calazans
Rafael Soares
En: VIII Southern Programmable Logic Conference, 2012, Brasil.
Fecha de Publicación: 2012
Palabras clave: NOC - Redes Intra-chip
FPGA
Prototipação
URI: http://hdl.handle.net/10923/13492
DOI: DOI:10.1109/SPL.2012.6211781
ISBN: 9781467301855
Aparece en las colecciones:Apresentação em Evento

Ficheros en este ítem:
Fichero Descripción TamañoFormato 
HardNoC_A_Platform_to_Validate_Networks_on_Chip_through_FPGA_Prototyping.pdf514,53 kBAdobe PDFAbrir
Ver
Mostrar el registro completo del ítem Ver estatísticas Busque otras versiones de este texto através de SFX


Todos los ítems en el Repositorio de la PUCRS están protegidos por derechos de autor, con todos los derechos reservados, y están bajo una licencia de Creative Commons Reconocimiento-NoComercial 4.0 Internacional. Sepa más.