Utilize este identificador para citar ou criar um atalho para este documento: http://hdl.handle.net/10923/7677
Tipo: masterThesis
Título: Metodologia baseada em hardware para o desenvolvimento de circuitos integrados tolerantes ao fenômeno de NBTI
Autor(es): Copetti, Thiago Santos
Orientador: Bolzani, Leticia Maria Veiras
Editora: Pontifícia Universidade Católica do Rio Grande do Sul
Programa: Programa de Pós-Graduação em Engenharia Elétrica
Data de Publicação: 2015
Palavras-chave: ENGENHARIA ELÉTRICA
MICROELETRÔNICA
CIRCUITOS INTEGRADOS
TRANSISTORES
HARDWARE
Resumo: Avanços na tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) permitiram a miniaturização de componentes eletrônicos o que, por sua vez, trouxe consigo uma série de benefícios, tais como o aumento na densidade e na frequência de operação de Circuitos Integrados (CIs). Entretanto, apesar dos benefícios, a redução no tamanho dos transistores gerou uma série de desafios ao projeto de CIs. Dentre eles pode-se citar o envelhecimento dos CIs devido ao fenômeno do Negative Bias Temperature Instability (NBTI). Esse fenômeno degrada os transistores do tipo PMOS quando os mesmos são submetidos à elevadas temperaturas associadas fundamentalmente à funcionalidade dos CIs. Neste contexto, este trabalho propõe uma metodologia baseada em hardware capaz de monitorar níveis de envelhecimento ao longo da vida útil do CI, bem como uma forma de minimizar esses efeitos através do ajuste da tensão de alimentação CI. Em outras palavras a metodologia proposta visa aumentar a robustez de CIs utilizados em aplicações consideradas críticas.
Advances in CMOS (Complementary Metal-Oxide-Semiconductor) allowed the miniaturization of electronic components which, in turn, caused a number of benefits, such as increased density and operating frequency of integrated circuits (ICs). However, despite the benefits, the transistors size reduction generated several challenges to IC design. Among them we can mention the aging of ICs due to of Negative Bias Temperature Instability (NBTI) phenomenon. This phenomenon degrades PMOS transistors when they are exposed to high temperatures, fundamentally associated with the ICs workload. In this context, this thesis proposes a hardware-based methodology able to monitor levels of aging over the IC life time, as well as able to minimize these effects by the IC supply voltage adjustment. In other words, the proposed methodology aims to increase the robustness of ICs used in critical applications.
URI: http://hdl.handle.net/10923/7677
Aparece nas Coleções:Dissertação e Tese

Arquivos neste item:
Arquivo Descrição TamanhoFormato 
000476054-Texto+Completo-0.pdfTexto Completo3,25 MBAdobe PDFAbrir
Exibir


Todos os itens no Repositório da PUCRS estão protegidos por copyright, com todos os direitos reservados, e estão licenciados com uma Licença Creative Commons - Atribuição-NãoComercial 4.0 Internacional. Saiba mais.