Skip navigation
Página inicial
Percorrer
Comunidades y
Colecciones
Vea ítems por:
Fecha de Publicación
Autor
Título
Assunto
Sobre
Sobre el Repositorio Institucional
Políticas de uso
FAQs (Preguntas Frecuentes)
Créditos
Estadísticas de Acceso
Registrarse para:
Mi Repositorio
Recibir actualizaciones
por correo
Editar perfil
Repositório PUCRS
Búsqueda
Búsqueda
Todo el Repositorio
PUBLICAÇÕES CIENTÍFICAS
Apresentação em Evento
por
Comenzar una nueva búsqueda
Añadir filtros:
Use filtros para refinar los resultados de búsqueda.
Título
Autor
Tema
Fecha de sumisión
Igual
Contiene
ID
Diferente
No Contiene
No ID
Resultados 1111-1120 de 3595 (Tiempo de búsqueda: 0.001 Segundos).
Anterior
1
...
109
110
111
112
113
114
115
...
360
Siguiente
Impacto del ítem:
Fecha de Publicación
Título
Autor(s)
2017
Hardening C-elements Against Metastability
Leandro Sehnem Heck
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
2015
A Path Towards Average-Case Silicon via Asynchronous Resilient Bundled-data Design
Peter Anthony Beerel
;
Ney Laert Vilar Calazans
2016
ASCEnD-FreePDK45: An Open Source StandardCell Library for Asynchronous Design
Carlos Henrique Menezes Oliveira
;
Matheus Trevisan Moreira
;
Ricardo Aquino Guazzelli
;
Ney Laert Vilar Calazans
2014
A New CMOS Topology for Low-Voltage Null Convention Logic Gates Design
Matheus Trevisan Moreira
;
Michel Evandro Arendt
;
Ricardo Aquino Guazzelli
;
Ney Laert Vilar Calazans
2015
Performance Optimization and Analysis of Blade Designs Under Delay Variability
Dylan Hand
;
Hsin-Ho Huang
;
Benmao Cheng
;
Yang Zhang
;
Matheus Trevisan Moreira
;
Melvin Breuer
;
Ney Laert Vilar Calazans
;
Peter Anthony Beerel
2017
An Algorithm for Allocating Structured Tasks in Multi-Robot Scenarios
Tulio L. Basegio
;
Rafael Heitor Bordini
2013
Design of NCL Gates with the ASCEnD Flow
Matheus Trevisan Moreira
;
Carlos Henrique Menezes Oliveira
;
Ricardo Cademartori Porto
;
Ney Laert Vilar Calazans
2014
Quasi-Delay-Insensitive Return-to-One Design
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
2015
Tradeoffs Between RTO and RTZ in WCHB QDI Asynchronous Design
Matheus Trevisan Moreira
;
Julian José Hilgemberg Pontes
;
Ney Laert Vilar Calazans
2014
Automated Synthesis of Cell Libraries for Asynchronous Circuits
Matheus Trevisan Moreira
;
Michel Evandro Arendt
;
Adriel Ziesemer Jr.
;
Ricardo Augusto da Luz Reis
;
Ney Laert Vilar Calazans
Descubrimiento
Autor
144
César Augusto Missio Marcon
110
Fernando Gehm Moraes
107
Ana Maria Spohr
99
Milene Selbach Silveira
93
Felipe Rech Meneguzzi
92
Avelino Francisco Zorzo
88
Cesar Augusto Fonticielha De Rose
87
Luiz Gustavo Leão Fernandes
78
Dalvan Griebler
73
Ney Laert Vilar Calazans
.
siguiente ►
Tema
40
MPSoC - Multi-Processsor SoC
37
NOC - Redes Intra-chip
34
resistência de união
31
Nuvem Computacional (Cloud)
26
Asynchronous Circuits
25
resinas compostas
23
Virtualização
22
Gerência de recursos em máquinas ...
22
zebrafish
20
Células Solares
.
siguiente ►
Fecha de sumisión
568
2020 - 2023
2702
2010 - 2019
323
2000 - 2009
2
1997 - 1999