1. Repositório PUCRS
  2. PUBLICAÇÕES CIENTÍFICAS
  3. Apresentação em Evento
Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/10923/13492
Registro completo de metadatos
Campo DCValorIdioma
dc.contributor.authorGuilherme Heck-
dc.contributor.authorRicardo Guazzelli-
dc.contributor.authorFernando Gehm Moraes-
dc.contributor.authorNey Laert Vilar Calazans-
dc.contributor.authorRafael Soares-
dc.date.accessioned2018-12-17T11:57:45Z-
dc.date.available2018-12-17T11:57:45Z-
dc.date.issued2012-
dc.identifier.isbn9781467301855-
dc.identifier.urihttp://hdl.handle.net/10923/13492-
dc.language.isoen-
dc.relation.ispartofVIII Southern Programmable Logic Conference, 2012, Brasil.-
dc.rightsopenAccess-
dc.subjectNOC - Redes Intra-chip-
dc.subjectFPGA-
dc.subjectPrototipação-
dc.titleHardNoC: A Platform to Validate Networks on Chip through FPGA Prototyping-
dc.typeconferenceObject-
dc.date.updated2018-12-17T11:57:44Z-
dc.identifier.doiDOI:10.1109/SPL.2012.6211781-
Aparece en las colecciones:Apresentação em Evento

Ficheros en este ítem:
Fichero Descripción TamañoFormato 
HardNoC_A_Platform_to_Validate_Networks_on_Chip_through_FPGA_Prototyping.pdf514,53 kBAdobe PDFAbrir
Ver
Mostrar el registro sencillo del ítem Ver estatísticas Busque otras versiones de este texto através de SFX


Todos los ítems en el Repositorio de la PUCRS están protegidos por derechos de autor, con todos los derechos reservados, y están bajo una licencia de Creative Commons Reconocimiento-NoComercial 4.0 Internacional. Sepa más.