Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/10923/23392
Registro completo de metadatos
Campo DCValorIdioma
dc.contributor.authorYan Ghidini de Souza-
dc.contributor.authorThais Christina Webber Dos Santos-
dc.contributor.authorEdson I. Moreno-
dc.contributor.authorIvan Quadros-
dc.contributor.authorRubem Dutra R. Fagundes-
dc.contributor.authorCésar Augusto Missio Marcon-
dc.date.accessioned2022-11-11T20:24:49Z-
dc.date.available2022-11-11T20:24:49Z-
dc.date.issued2012-
dc.identifier.urihttps://hdl.handle.net/10923/23392-
dc.language.isopt_BR-
dc.relation.ispartofProceedings of the 25th Symposium on Integrated Circuits and Systems Design (SBCCI 2012), 2012, Brasil.-
dc.rightsopenAccess-
dc.titleTopological Impact on Latency and Throughput: 2D versus 3D NoC Comparison-
dc.typeconferenceObject-
dc.date.updated2022-11-11T20:24:48Z-
dc.identifier.doiDOI:10.1109/SBCCI.2012.6344439-
Aparece en las colecciones:Apresentação em Evento

Ficheros en este ítem:
Fichero Descripción TamañoFormato 
Topological_Impact_on_Latency_and_Throughput_2D_versus_3D_NoC_Comparison.pdf2,71 MBAdobe PDFAbrir
Ver


Todos los ítems en el Repositorio de la PUCRS están protegidos por derechos de autor, con todos los derechos reservados, y están bajo una licencia de Creative Commons Reconocimiento-NoComercial 4.0 Internacional. Sepa más.