Utilize este identificador para citar ou criar um atalho para este documento: https://hdl.handle.net/10923/23392
Registro Completo de Metadados
Campo DCValorIdioma
dc.contributor.authorYan Ghidini de Souza-
dc.contributor.authorThais Christina Webber Dos Santos-
dc.contributor.authorEdson I. Moreno-
dc.contributor.authorIvan Quadros-
dc.contributor.authorRubem Dutra R. Fagundes-
dc.contributor.authorCésar Augusto Missio Marcon-
dc.date.accessioned2022-11-11T20:24:49Z-
dc.date.available2022-11-11T20:24:49Z-
dc.date.issued2012-
dc.identifier.urihttps://hdl.handle.net/10923/23392-
dc.language.isopt_BR-
dc.relation.ispartofProceedings of the 25th Symposium on Integrated Circuits and Systems Design (SBCCI 2012), 2012, Brasil.-
dc.rightsopenAccess-
dc.titleTopological Impact on Latency and Throughput: 2D versus 3D NoC Comparison-
dc.typeconferenceObject-
dc.date.updated2022-11-11T20:24:48Z-
dc.identifier.doiDOI:10.1109/SBCCI.2012.6344439-
Aparece nas Coleções:Apresentação em Evento

Arquivos neste item:
Arquivo Descrição TamanhoFormato 
Topological_Impact_on_Latency_and_Throughput_2D_versus_3D_NoC_Comparison.pdf2,71 MBAdobe PDFAbrir
Exibir


Todos os itens no Repositório da PUCRS estão protegidos por copyright, com todos os direitos reservados, e estão licenciados com uma Licença Creative Commons - Atribuição-NãoComercial 4.0 Internacional. Saiba mais.