Skip navigation
Página inicial
Percorrer
Comunidades y
Colecciones
Vea ítems por:
Fecha de Publicación
Autor
Título
Assunto
Sobre
Sobre el Repositorio Institucional
Políticas de uso
FAQs (Preguntas Frecuentes)
Créditos
Estadísticas de Acceso
Registrarse para:
Mi Repositorio
Recibir actualizaciones
por correo
Editar perfil
Repositório PUCRS
Búsqueda
Búsqueda
Todo el Repositorio
DOCUMENTOS INSTITUCIONAIS
PUBLICAÇÕES CIENTÍFICAS
TRABALHOS DE CONCLUSÃO DE CURSO
por
Filtros actuales:
Título
Autor
Tema
Fecha de sumisión
Igual
Contiene
ID
Diferente
No Contiene
No ID
Título
Autor
Tema
Fecha de sumisión
Igual
Contiene
ID
Diferente
No Contiene
No ID
Comenzar una nueva búsqueda
Añadir filtros:
Use filtros para refinar los resultados de búsqueda.
Título
Autor
Tema
Fecha de sumisión
Igual
Contiene
ID
Diferente
No Contiene
No ID
Resultados 1-10 de 55 (Tiempo de búsqueda: 0.001 Segundos).
Anterior
1
2
3
4
...
6
Siguiente
Impacto del ítem:
Fecha de Publicación
Título
Autor(s)
2012
A Generic FPGA Emulation Framework
Fernando Gehm Moraes
;
Matheus Moreira
;
Carlo Lucas
;
Dairan Correa
;
Douglas Cardoso
;
Maurício Magnaguagno
;
Guilherme Castilhos
;
Ney Laert Vilar Calazans
2012
HardNoC: A Platform to Validate Networks on Chip through FPGA Prototyping
Guilherme Heck
;
Ricardo Guazzelli
;
Fernando Gehm Moraes
;
Ney Laert Vilar Calazans
;
Rafael Soares
2012
Power Consumption Reduction in MPSoCs through DFS
Thiago Raupp da Rosa
;
Vivian Larréa
;
Ney Laert Vilar Calazans
;
Fernando Gehm Moraes
2012
Impact of C-Elements in Asynchronous Circuits
Matheus Moreira
;
Bruno Oliveira
;
Fernando Gehm Moraes
;
Ney Laert Vilar Calazans
2011
A Self-adaptable Distributed DFS Scheme for NoC-based MPSoCs
Thiago Raupp da Rosa
;
Guilherme Montez Guindani
;
Douglas Maciel Cardoso
;
Ney Laert Vilar Calazans
;
Fernando Gehm Moraes
2011
Adapting a C-Element Design Flow for Low Power
Matheus Moreira
;
Bruno Oliveira
;
Julian Pontes
;
Fernando Gehm Moraes
;
Ney Laert Vilar Calazans
2016
Design and Analysis of the HF-RISC Processor Targeting Voltage Scaling Applications
Felipe Bortolon
;
Matheus Gibiluka
;
Sérgio Johann Filho
;
Sergio Bampi
;
Ney Laert Vilar Calazans
;
Fabiano Passuelo Hessel
;
Matheus Trevisan Moreira
2017
A Comparison of Asynchronous QDI Templates Using Static Logic
Ricardo Aquino Guazzelli
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
2017
Go Functional Model for a RISC-V Asynchronous Organization - ARV
Marcos Luiggi Lemos Sartori
;
Ney Laert Vilar Calazans
2015
A Bundled-Data Asynchronous Circuit Synthesis Flow Using a Commercial EDA Framework
Matheus Gibiluka
;
Matheus Trevisan Moreira
;
Ney Laert Vilar Calazans
Descubrimiento
Autor
29
Matheus Trevisan Moreira
10
Fernando Gehm Moraes
7
Peter Anthony Beerel
7
Ricardo Aquino Guazzelli
6
César Augusto Missio Marcon
5
Carlos Henrique Menezes Oliveira
5
Matheus Moreira
4
Guilherme Heck
4
Matheus Gibiluka
4
Michel Evandro Arendt
.
siguiente ►
Tema
24
Asynchronous Circuits
7
asynchronous design
7
Null Convention Logic
5
C-element
5
NCL
5
QDI
5
Quasi-Delay Insensitive Circuits
5
Standard Cell
5
Standard Cell Library
4
Low Power
.
siguiente ►
Fecha de sumisión
3
2019
4
2017
3
2016
9
2015
10
2014
11
2013
10
2012
5
2011