1. Repositório PUCRS

Busca


Iniciar uma nova busca
Adicionar filtros:

Use filtros para refinar os resultados da pesquisa.

 | 
Resultados 12041-12060 de 24685 (Tempo de busca: 0.006 Segundos).
Resultados em Itens:
Data de publicaçãoTítuloAutor(es)
2012Diretrizes para a Avaliação da Usabilidade de Objetos de AprendizagemMilene Selbach Silveira; Mára Lúcia Fernandes Carneiro
2017A Comparison of Asynchronous QDI Templates Using Static LogicRicardo Aquino Guazzelli; Matheus Trevisan Moreira; Ney Laert Vilar Calazans
2017Go Functional Model for a RISC-V Asynchronous Organization - ARVMarcos Luiggi Lemos Sartori; Ney Laert Vilar Calazans
2012Inspeção Semiótica e Avaliação de Comunicabilidade: identificando falhas de comunicabilidade sobre as configurações de privacidade do FacebookJuliano Varella de Carvalho; Felipe Lammel; Janaína Dias da Silva; Lucélia Cynthia Chipeaux; Milene Selbach Silveira
2011Best Practices for Integrating User-Centered Design and Agile Software DevelopmentTiago Silva da Silva; Milene Selbach Silveira; Frank Maurer
2015A Bundled-Data Asynchronous Circuit Synthesis Flow Using a Commercial EDA FrameworkMatheus Gibiluka; Matheus Trevisan Moreira; Ney Laert Vilar Calazans
2015Blade - A Timing Violation Resilient Asynchronous TemplateDylan Hand; Matheus Trevisan Moreira; Hsin-Ho Huang; Danlei Chen; Frederico Butzke; Zhichao Li; Matheus Gibiluka; Melvin Breuer; Ney Laert Vilar Calazans; Peter Anthony Beerel
2017Sleep Convention Logic Isochronic Fork: an AnalysisRicardo Aquino Guazzelli; Walter Lau Neto; Matheus Trevisan Moreira; Ney Laert Vilar Calazans
2016Analysis and Design of Delay Lines for Dynamic Voltage Scaling ApplicationsRamy Nagy Tadros; Weizhe Hua; Matheus Gibiluka; Matheus Trevisan Moreira; Ney Laert Vilar Calazans; Peter Anthony Beerel
2015A Fine-Grained, Uniform, Energy-Efficient Delay Element for FD-SOI TechnologiesAjay Singhvi; Matheus Trevisan Moreira; Ramy Nagy Tadros; Ney Laert Vilar Calazans; Peter Anthony Beerel
2015Analysis and Optimization of Programmable Delay Elements for 2-Phase Bundled-Data CircuitsGuilherme Heck; Leandro Sehnem Heck; Ajay Singhvi; Matheus Trevisan Moreira; Ney Laert Vilar Calazans; Peter Anthony Beerel
2017Hardening C-elements Against MetastabilityLeandro Sehnem Heck; Matheus Trevisan Moreira; Ney Laert Vilar Calazans
2015A Path Towards Average-Case Silicon via Asynchronous Resilient Bundled-data DesignPeter Anthony Beerel; Ney Laert Vilar Calazans
2016ASCEnD-FreePDK45: An Open Source StandardCell Library for Asynchronous DesignCarlos Henrique Menezes Oliveira; Matheus Trevisan Moreira; Ricardo Aquino Guazzelli; Ney Laert Vilar Calazans
2016Early Approaches to Anaphora Resolution: Theoretically Inspired and Heuristic-BasedMassimo Poesio; Stuckardt, Roland; Versley, Yannick; Renata Vieira
2014A New CMOS Topology for Low-Voltage Null Convention Logic Gates DesignMatheus Trevisan Moreira; Michel Evandro Arendt; Ricardo Aquino Guazzelli; Ney Laert Vilar Calazans
2015Performance Optimization and Analysis of Blade Designs Under Delay VariabilityDylan Hand; Hsin-Ho Huang; Benmao Cheng; Yang Zhang; Matheus Trevisan Moreira; Melvin Breuer; Ney Laert Vilar Calazans; Peter Anthony Beerel
2017An Algorithm for Allocating Structured Tasks in Multi-Robot ScenariosTulio L. Basegio; Rafael Heitor Bordini
2013Design of NCL Gates with the ASCEnD FlowMatheus Trevisan Moreira; Carlos Henrique Menezes Oliveira; Ricardo Cademartori Porto; Ney Laert Vilar Calazans
2014Quasi-Delay-Insensitive Return-to-One DesignMatheus Trevisan Moreira; Ney Laert Vilar Calazans
Resultados 12041-12060 de 24685 (Tempo de busca: 0.006 Segundos).

Descoberta