Avaliação de defeitos resistivos de manufatura em SRAMs frente ao fenômeno de NBTI

Abstract

Com o avanço tecnológico e a miniaturização da tecnologia CMOS, garantir a confiabilidade durante a vida útil de Circuitos Integrados (CI) tem se tornado um ponto extremamente complexo e importante para aplicações consideradas críticas. Muitos são os benefícios que esses avanços trouxeram, como aumento do desempenho, frequência de operação, CIs com capacidade para novas e mais complexas funcionalidades entre outros. Entretanto, com o aumento do número de interconexões e densidade dos System-on-chip (SoC) novos desafios surgiram e necessitam ser solucionados para que estes avanços possam continuar. Avanços tecnológicos possibilitaram a fabricação de componentes com uma maior densidade de transistores em uma pequena área de silício, tornando-se um ponto crítico para o teste e análise da confiabilidade após sua fabricação, uma vez que esse processo de fabricação gera novos tipos de defeitos. Neste sentido, defeitos do tipo resistive-open e resistive-bridge aparecem como os mais prováveis. Esses defeitos ocorrem devido a pequenas mudanças geométricas das células e podem causar falhas estáticas, bem como falhas dinâmicas. Da mesma forma, fenômenos como Negative Bias Temperature Instability (NBTI), Positive Bias Temperature Instability (PBTI), Hot Carrier Injection (HCI) e Electromagnetic Interference (EMI) representam importantes desafios que obrigatoriamente devem ser tratados desde a fase inicial de projeto de CIs, bem como durante toda a sua vida útil. Assim, compreender esses fenômenos e como os mesmos afetam tecnologias abaixo de 65nm é considerado fundamental a fim de garantir a confiabilidade exigida para aplicações consideradas críticas.Neste contexto, esse trabalho visa avaliar o impacto de defeitos resistivos do tipo resistiveopen e resistive-bridge nas células de memória do tipo 6T, que passaram nos testes de manufatura, mas que, ao longo dos anos manifestaram falha devido a presença do fenômeno de NBTI. Esses defeitos foram modelados através da inserção de resistências em determinados pontos da célula de memória. Foi observado que defeitos do tipo resistive-open e resistive-bridge quando presentes entre os inversores de uma célula de memória e não detectados durante os testes de manufatura, resultaram em falha nas operações de leitura da célula ao longo dos anos quando na presença de NBTI. Essa falha apresenta-se inicialmente com um comportamento dinâmico e, de acordo com o envelhecimento da célula, passa a comporta-se como estática. Essa situação compromete a confiabilidade da célula, uma vez que o tempo de vida estimado da célula será inferior ao projetado.

With advances in technology and miniaturization of CMOS, reliability during the life cycle of Integrated Circuit (IC) becomes a complex concern for critical applications. Miniaturization brings many benefits as high performance, power consumption and increase number of functions inside of IC. However, alongside with these, the benefits for increase of interconnections and density of such SoCs create new challenges for the industry. Moreover, a chip needs to store more and more information, resulting in the fact that SRAM occupy the greatest part of SoCs. Consequently, technology advances need to increase the transistor‘s density, turnning them a critical concern for testing and reliability to be analysed after manufacturing, since it creates new types of defects. Defects during manufacture process, as well as Negative Bias Temperature Instability (NBTI), Hot Carrier Injection (HCI) and Electromagnetic Interference (EMI) phenomena represent important challenges that must be addressed at an early stages and over the IC‘s life-time. In this context, understanding these phenomena and how they affect technologies below 65nm is essential to ensure reliability required for critical applications. In addition, another source of defects is related to process variations during manufacture. Such defects, like resistive-open and resistive-bridge, appear as the most incident. These defects occur due to small geometric changes in the cell, resulting in static and dynamic failures. Depending on the size of defect they can be considered as weak-defects, which do not result in faulty behaviour at logic level and are not sensitized in conventional manufacturing tests. Note that dynamic faults are considered most responsible for testescapes during manufacturing test. Another important phenomena that affects the reliability of ICs over time is NBTI, causing the aging of SRAMs.In this context, this work proposes to analyze the impact of NBTI in SRAM cells with weak resistive-open and resistive-bridge defects that can escape manufacturing tests due to their dynamic behaviour but, with aging, may become dynamic faults over time.