Exploring RSA Performance up to 4096-bit for Fast Security Processing on a Flexible Instruction Set Architecture Processor

Utilize este identificador para citar ou criar um atalho para este documento: https://hdl.handle.net/10923/15402

Tipo:	conferenceObject
Título:	Exploring RSA Performance up to 4096-bit for Fast Security Processing on a Flexible Instruction Set Architecture Processor
Autor(es):	MARCHESAN, GREGORY C. WEIRICH, NELSON R. CULAU, EDUARDO C. WEBER, IACANA IANISKI Fernando Gehm Moraes CARARA, EVERTON DE OLIVEIRA, LEONARDO LONDERO
In:	2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, França.
Data de Publicação:	2018
Palavras-chave:	Security
URI:	http://hdl.handle.net/10923/15402
DOI:	DOI:10.1109/ICECS.2018.8617840
ISBN:	9781538695623
Aparece nas Coleções:	Apresentação em Evento

Arquivos neste item:

Arquivo	Descrição	Tamanho	Formato
Exploring_RSA_Performance_up_to_4096_bit_for_Fast_Security_Processing_on_a_Flexible_Instruction_Set_Architecture.pdf		0 B	Adobe PDF	Abrir Exibir