1. Repositório PUCRS
  2. PUBLICAÇÕES CIENTÍFICAS
  3. Apresentação em Evento
Por favor, use este identificador para citar o enlazar este ítem: https://hdl.handle.net/10923/15212
Registro completo de metadatos
Campo DCValorIdioma
dc.contributor.authorKUENTZER, FELIPE A.-
dc.contributor.authorJURACY, LEONARDO-
dc.contributor.authorMatheus Trevisan Moreira-
dc.contributor.authorAlexandre de Morais Amory-
dc.date.accessioned2019-07-29T19:13:11Z-
dc.date.available2019-07-29T19:13:11Z-
dc.date.issued2018-
dc.identifier.urihttp://hdl.handle.net/10923/15212-
dc.language.isopt_BR-
dc.relation.ispartofSymposium on Integrated Circuits and Systems Design (SBCCI), 2018, Brasil.-
dc.rightsopenAccess-
dc.subjectProjeto Visando o Teste-
dc.subjectprojeto assíncrono-
dc.titleTestable Error Detection Logic Design Applied to an Asynchronous Timing Resilient Template-
dc.typeconferenceObject-
dc.date.updated2019-07-29T19:13:10Z-
Aparece en las colecciones:Apresentação em Evento

Ficheros en este ítem:
Fichero Descripción TamañoFormato 
Testable_Error_Detection_Logic_Design_Applied_to_an_Asynchronous_Timing_Resilient_Template.pdf370,52 kBAdobe PDFAbrir
Ver
Mostrar el registro sencillo del ítem Ver estatísticas Busque otras versiones de este texto através de SFX


Todos los ítems en el Repositorio de la PUCRS están protegidos por derechos de autor, con todos los derechos reservados, y están bajo una licencia de Creative Commons Reconocimiento-NoComercial 4.0 Internacional. Sepa más.